Os cientistas desenvolveram um método que possibilita produzir nanofios de silício com maior velocidade de elétrons do que a atingida até agora por outros grupos que trabalham com o material – que poderá ser a base dos novos chips de computadores e de outros componentes eletrônicos.
Resultado de um trabalho de pós-doutorado realizado por Renato Amaral Minamisawa no Instituto Paul Scherrer do Instituto Federal Suíço de Tecnologia de Zurique (ETH Zürich) – com o qual a FAPESP assinou um acordo de cooperação no fim de junho –, os resultados do estudo foram publicados na Nature Communications.
Por meio da tecnologia, Minamisawa e colaboradores conseguiram produzir nanofios em um substrato de silício com tensão mecânica até três vezes maior do que as obtidas por outros grupos de pesquisa de locais como o Instituto de Tecnologia de Massachusetts (MIT) e as universidades de Princeton e de Stanford, nos Estados Unidos, e pelas próprias indústrias de microprocessadores.
Filamentos minúsculos, os nanofios de silício são apontados como um dos materiais semicondutores mais promissores para tornar mais eficientes os microprocessadores baseados na tecnologia de silício.
O motivo é que, ao esticar ou comprimir ambas as extremidades de um fio de silício, cria-se uma tensão mecânica (estresse) que pode melhorar significativamente as propriedades eletrônicas do material e aumentar significativamente a mobilidade dos elétrons – o que faz com que os transistores e, consequentemente, os microprocessadores sejam mais rápidos e consumam menos energia.
Desde 2003 todos os microprocessadores usam silício estressado no canal de transistores. Porém, existem limitações para aumentar a tensão mecânica do material e para implementar nanofios de silício estressados em componentes eletrônicos.
Ao utilizar uma combinação de técnicas, Minamisawa e colegas desenvolveram nanofios de silício com estresse de até 7,5 Giga Pascal (GP), contra no máximo 2 GP alcançados por outros grupos.
“Batemos o recorde de estresse em nanofios de silício, em comparação com outras tecnologias que foram desenvolvidas para esta finalidade em universidades, instituições de pesquisa e indústrias nos Estados Unidos, Europa e no Japão”, disse Minamisawa à Agência FAPESP.
Como material de partida para produzir os nanofios com maior tensão mecânica, os pesquisadores utilizaram um substrato produzido industrialmente com uma camada de silício levemente estressada sobre uma camada de óxido de silício, chamado “silício estressado em um isolante”.
Por meio de técnicas de litografia e de corrosão, eles criaram nanofios de silício suspensos por contatos largos, dando origem a nanofios com 30 nanômetros de largura e 15 nanômetros de espessura.
Nesta nanoestrutura, a tensão mecânica se concentra na menor área de secção (constrição), ou seja, no nanofio. Desse modo, o nanofio estica enquanto os contatos relaxam da tensão inicial do substrato, multiplicando a tensão aplicada nele.
Com isso, é possível produzir milhares de nanofios com um estado permanente de tensão mecânica bem definida e em diversas escalas. “Por meio da técnica de litografia, desenvolvemos um método que multiplica o estresse de uma camada de silício já pré-estressada e que é compatível com os métodos de fabricação e materiais utilizados na indústria eletrônica hoje”, explicou Minamisawa.
Para medir a distribuição de tensão no material em detalhe, os pesquisadores realizaram ensaios de espectrometria Raman e simulações computacionais no Laboratório de Nanometalurgia da ETH.
Os nanofios também serão estudados na fonte de luz síncrotron da Suíça com o objetivo de determinar quanto as propriedades eletrônicas do material mudaram.
Aplicação industrial
De acordo com Minamisawa, a tecnologia está em processo de patenteamento na Europa e pode permitir a fabricação de uma grande variedade de semicondutores com propriedades únicas para aplicações nas áreas de nanoeletrônica, fotônica e fotovoltaica.
Mas, para isso, os pesquisadores vão estudar agora em um consórcio formado com algumas empresas na Europa como incorporar os nanofios de silício que desenvolveram em uma estrutura de transistor.
“É claro que para essa tecnologia chegar à indústria existe uma série de barreiras, porque será preciso mudar toda a tecnologia usada hoje, que é extremamente sofisticada. Mas mesmo que não resulte em aplicações em microeletrônica, nossa pesquisa pode ajudar a demonstrar os limites de performance do silício como um material para microeletrônica”, afirmou Minamisawa.
A técnica foi utilizada inicialmente pelos pesquisadores do Instituto Paul Scherrer no desenvolvimento de um laser de germânio, que pode ser incorporado nos chips de silício e abre a perspectiva de os microprocessadores trocarem dados usando luz em vez de corrente elétrica.
Ao se juntar ao Laboratório de Micro e Nanotecnologia da instituição de pesquisa suíça em 2011, Minamisawa colaborou com a ideia de transferir a aplicação da tecnologia para o material que pesquisou durante seu doutorado, realizado na Alemanha.
“Quando comecei a trabalhar com nanofios de silício estressados, não imaginava que eles ser tornariam viáveis comercialmente. Mas, no ano passado, a Intel anunciou que os novos microchips que fabricará serão baseados em nanofios de silício estressados”, contou.
De acordo com Minamisawa, as vantagens de se utilizar nanonofios de silício é que eles possibilitam controlar melhor o switch – componente elétrico que pode quebrar um circuito elétrico, interrompendo a corrente ou desviando-a de um condutor para outro – dos componentes eletrônicos.
“A associação da a arquitetura de nanofio com o silício estressado permitiria desenvolver transistores mais rápidos e que consomem menos energia”, disse.
O artigo Top-down fabricated silicon nanowires under tensile elastic strain up to 4.5% (doi:10.1038/nscomms2102) de Minamisawa e outros pode ser lido por assinantes da Nature Communications em www.nature.com/ncomms/journal/v3/n10/full/ncomms2102.html.
Agência FAPESP
